แจ้งเอกสารไม่ครบถ้วน, ไม่ตรงกับชื่อเรื่อง หรือมีข้อผิดพลาดเกี่ยวกับเอกสาร ติดต่อที่นี่ ==>
หากไม่มีอีเมลผู้รับให้กรอก thailis-noc@uni.net.th
หากไม่มีอีเมลผู้รับให้กรอก thailis-noc@uni.net.th
Rangson Muanghlua. Extraction methodology and junction capacitance model of PMOSFET in VLSI. (). King Mongkut's University of Technology North Bangkok. Central Library. : , 2020.
Extraction methodology and junction capacitance model of PMOSFET in VLSI
Name: Itsariya Nissai
Organization :
King Mongkut's Institute of Technology Ladkrabang Bangkok. Faculty of Engineering
Email :
itsariya01@hotmail.com
Name: Anucha Ruangphanit
Organization :
National Electronicsiandi Computer Technology Center. Thai Micro Electronics Center
Email :
cmoslee517@gmail.com
Name: Naratip Vittayakorn
Organization :
King Mongkut's Institute of Technology Ladkrabang Bangkok. Faculty of Engineering
Email :
naratip@yahoo.com
Name: Rangson Muanghlua
Organization :
King Mongkut's Institute of Technology Ladkrabang Bangkok. Faculty of Engineering
Email :
rangson.mu@kmitl.ac.th
keyword:
PMOS devices
LCSH:
Capacitance spectroscopy
Abstract:
The paper presents the extraction methodology
and junction capacitance model of PMOSFET in VLSI. The p-n
junction layouts with low perimeter and high perimeter have
been designed. The LOCal Oxidation of Silicon (LOCOS) affect
was used for the device area and perimeter be precisely
determined. The C-V characteristics of P+/NWell junction,
PLDD/NWell junction and Psub/NWell junction are measured.
The model can be calculated by simple program which gives the
error between the results of the measurement and the results of
the simulation is in the range of less than 5%
King Mongkut's University of Technology North Bangkok. Central Library
Address:
BANGKOK
Email:
library@kmutnb.ac.th
Created:
2020
Modified:
2026-01-13
Issued:
2026-01-13
บทความ/Article
application/pdf
BibliograpyCitation :
In Electrical Engineering Academic Association (Thailand). 2020 8th International Electrical Engineering Congress (iEECON 2020) (pp.9-12). Red Hook, NY : Institute of Electrical and Electronics Engineers
eng
©copyrights King Mongkut's University of Technology North Bangkok
RightsAccess:
ใช้เวลา
0.021558 วินาที
Itsariya Nissai
| Title | Contributor | Type |
|---|---|---|
| Extraction methodology and junction capacitance model of PMOSFET in VLSI
มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ Itsariya Nissai;Anucha Ruangphanit;Naratip Vittayakorn;Rangson Muanghlua | บทความ/Article |
Anucha Ruangphanit
| Title | Contributor | Type |
|---|---|---|
| ESD protection for TMEC\'s 0.8-μm CMOS Technology
มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ Apiradee Yodtean;Anucha Ruangphanit;Wittawat Yamwong;Wutthinan Jeamsaksiri | บทความ/Article | |
| Extraction methodology and junction capacitance model of PMOSFET in VLSI
มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ Itsariya Nissai;Anucha Ruangphanit;Naratip Vittayakorn;Rangson Muanghlua | บทความ/Article | |
| The electrical characterization of nitride/oxide ion-sensitive field-effect transistor (NO-ISFET)
มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ Apirak Pankiew;Awirut Srisuwan;Natthaphat Thornyanadacha;Win Bunjongpru;Anucha Ruangphanit | บทความ/Article |
Naratip Vittayakorn
| Title | Contributor | Type |
|---|---|---|
| Extraction methodology and junction capacitance model of PMOSFET in VLSI
มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ Itsariya Nissai;Anucha Ruangphanit;Naratip Vittayakorn;Rangson Muanghlua | บทความ/Article |
Rangson Muanghlua
| Title | Contributor | Type |
|---|---|---|
| Extraction methodology and junction capacitance model of PMOSFET in VLSI
มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ Itsariya Nissai;Anucha Ruangphanit;Naratip Vittayakorn;Rangson Muanghlua | บทความ/Article | |
| Study of nitride thickness on sensitivity of IDE humidity sensor based on graphene oxide sensing
มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ Satana Pongampai;Puttapon Pengpad;Rattanawan Meananeatra;Narin Atiwongsangthong;Rangson Muanghlua | บทความ/Article |