แจ้งเอกสารไม่ครบถ้วน, ไม่ตรงกับชื่อเรื่อง หรือมีข้อผิดพลาดเกี่ยวกับเอกสาร ติดต่อที่นี่ ==>
หากไม่มีอีเมลผู้รับให้กรอก thailis-noc@uni.net.th
หากไม่มีอีเมลผู้รับให้กรอก thailis-noc@uni.net.th
Yutana Jewajinda. Parallel approach to genetic algorithms for evolvable hardware. Doctoral Degree(Computer Engineering). Chulalongkorn University. Office of Academic Resources. : Chulalongkorn University, 2008.
Parallel approach to genetic algorithms for evolvable hardware
ขั้นตอนวิธีพันธุกรรมสำหรับวงจรเชิงวิวัฒนาการแบบขนาน
Name: Yutana Jewajinda
LCSH:
Genetic algorithms
LCSH:
Computer architecture
Abstract:
The thesis proposes the cellular compact genetic algorithm (CCGA), which is a parallel probabilistic model-building genetic algorithm for evolvable hardware. CCGA replaces traditional migration of individuals with the probabilistic migration. Each CCGA node uses the traditional compact GA with elitism. CCGA employs adaptive combination of probability vectors from its neighbors. CCGA can solve hard problems of bounded difficulty. With parallel approach, CCGA supports scalability. In addition, CCGA is designed for hardware implementation. The scalable hardware architecture for CCGA is proposed. For each node of CCGA, the scalable hardware architecture supports expandable number of variables to be optimized with flexible precision and expandable chromosome length. Evolvable hardware based-on Cellular Genetic Algorithm (CCGA) and Block-based neural network (BBNN) is presented. The layer-based architecture is proposed for integrating CCGA with BBNN in hardware. A hardware design of BBNN neurons is proposed. The link-multiplexed concept is used for hardware design of BBNN neurons. The proposed evolvable hardware based-on CCGA and BBNN is applied to the problem of online ECG signal classification. This demonstrates that CCGA can solve the real-world problems. The proposed evolvable hardware can be implemented in FPGA or ASIC for a portable personalized ECG signal classifications for long term patient monitoring.
Abstract:
วิทยานิพนธ์นี้นำเสนอขั้นตอนวิธีพันธุกรรมอย่างย่อแบบเซล ซึ่งเป็นขั้นตอนวิธีพันธุกรรมแบบขนานสำหรับประยุกต์ใช้งานกับวงจรเชิงวิวัฒนาการ ขั้นตอนวิธีพันธุกรรมอย่างย่อแบบเซล ใช้การแลกเปลี่ยนโมเดลความน่าจะเป็นของกลุ่มประชากรแทนการแลกเปลี่ยนประชากรโดยตรง อีกทั้งใช้หลักการเก็บประชากรที่ดีที่สุด ขั้นตอนวิธีพันธุกรรมอย่างย่อแบบเซล ใช้หลักการปรับตัวในการรวมโมเดลความน่าจะเป็นของกลุ่มประชากรเข้าด้วยกัน และสามารถใช้แก้ปัญหาขั้นยากที่มีกรอบจำกัดได้ ขั้นตอนวิธีพันธุกรรมอย่างย่อแบบเซลถูกออกแบบมาเหมาะสมสำหรับสร้างเป็นวงจรเชิงเลข มีการนำเสนอสถาปัตยกรรมฮาร์ดแวร์แบบปรับขยายได้ของขั้นตอนวิธีพันธุกรรมอย่างย่อแบบเซล วิทยานิพนธ์ยังได้นำเสนอวงจรเชิงวิวัฒนาการซึ่งใช้งานร่วมกันระหว่างวิธีพันธุกรรมอย่างย่อแบบเซลและโคร่งข่ายประสาทเทียมโดยใช้หลักการสถาปัตยกรรมฮาร์ดแวร์แบบเป็นชั้น ได้ทำการประยุกต์วงจรเชิงวิวัฒนาการซึ่งใช้งานร่วมกันระหว่างวิธีพันธุกรรมอย่างย่อแบบเซลและโคร่งข่ายประสาทเทียมกับปัญหาการแยกสัญญาณคลื่นไฟฟ้าหัวใจ ซึ่งแสดงให้เป็นว่าวิธีพันธุกรรมอย่างย่อแบบเซลและวงจรเชิงวิวัฒนาการที่นำเสนอ สามารถนำไปแก้ปัญหาจริงได้
Chulalongkorn University. Office of Academic Resources
Address:
BANGKOK
Email:
cuir@car.chula.ac.th
Name: Prabhas Chongstitvatana
Role:
advisor
Created:
2008
Modified:
2014-08-29
Issued:
2014-08-29
วิทยานิพนธ์/Thesis
application/pdf
eng
DegreeName: Doctor of Philosophy
Level: Doctoral Degree
Descipline: Computer Engineering
Grantor: Chulalongkorn University
©copyrights Chulalongkorn University
RightsAccess:
ใช้เวลา
0.031346 วินาที
Yutana Jewajinda
| Title | Contributor | Type |
|---|---|---|
| Parallel approach to genetic algorithms for evolvable hardware
จุฬาลงกรณ์มหาวิทยาลัย Yutana Jewajinda | Prabhas Chongstitvatana | วิทยานิพนธ์/Thesis |
Prabhas Chongstitvatana