แจ้งเอกสารไม่ครบถ้วน, ไม่ตรงกับชื่อเรื่อง หรือมีข้อผิดพลาดเกี่ยวกับเอกสาร ติดต่อที่นี่ ==>
หากไม่มีอีเมลผู้รับให้กรอก thailis-noc@uni.net.th
หากไม่มีอีเมลผู้รับให้กรอก thailis-noc@uni.net.th
มั่นคง มณีรัตนรุ่งโรจน์.. การพัฒนาชุดฝึกทดลองการออกแบบหน่วยประมวลผลกลาง ขนาด 8 บิต 16 คำสั่ง โดยใช้ FPGA. ปริญญาโท(วิศวกรรมไฟฟ้าสื่อสาร). สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง. สำนักหอสมุดกลาง. : สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 2546.
การพัฒนาชุดฝึกทดลองการออกแบบหน่วยประมวลผลกลาง ขนาด 8 บิต 16 คำสั่ง โดยใช้ FPGA
The development of FPGA based 8 bits 16 instructions central processing unit for design training set
Name: มั่นคง มณีรัตนรุ่งโรจน์.
ThaSH:
การประมวลสัญญาณดิจิตอล.
Othors:
วิศวกรรมไฟฟ้าสื่อสาร
-- วิทยานิพนธ์.
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง. สำนักหอสมุดกลาง
Address:
กรุงเทพมหานคร
Email:
Lifelong@kmitl.ac.th
Name: สุรสิทธิ์ ราตรี.
Role:
อาจารย์ผู้ควบคุมวิทยานิพนธ์
Created:
2546
Modified:
2551-02-27
Issued:
2550-09-02
วิทยานิพนธ์/Thesis
application/pdf
ISBN:
9743243771
CallNumber:
วพ. ม363ก 2546
tha
DegreeName: ครุศาสตร์อุตสาหกรรมมหาบัณฑิต
Level: ปริญญาโท
Descipline: วิศวกรรมไฟฟ้าสื่อสาร
©copyrights สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
RightsAccess:
ใช้เวลา
0.041725 วินาที
มั่นคง มณีรัตนรุ่งโรจน์.
| Title | Contributor | Type |
|---|---|---|
| การพัฒนาชุดฝึกทดลองการออกแบบหน่วยประมวลผลกลาง ขนาด 8 บิต 16 คำสั่ง โดยใช้ FPGA
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง มั่นคง มณีรัตนรุ่งโรจน์. | สุรสิทธิ์ ราตรี. | วิทยานิพนธ์/Thesis |
สุรสิทธิ์ ราตรี.