แจ้งเอกสารไม่ครบถ้วน, ไม่ตรงกับชื่อเรื่อง หรือมีข้อผิดพลาดเกี่ยวกับเอกสาร ติดต่อที่นี่ ==>
หากไม่มีอีเมลผู้รับให้กรอก thailis-noc@uni.net.th ติดต่อเจ้าหน้าที่เจ้าของเอกสาร กรณีเอกสารไม่ครบหรือไม่ตรง

P2CTS-3D IC an efficient placement aware partitioning and clock tree synthesis in 3D-integrated circuits

Organization : Kalasalingam Academy of Research and Education. School of Electronics and Electrical Technology

Organization : Kalasalingam Academy of Research and Education. School of Electronics and Electrical Technology
Email : sivapothi@gmail.com

Organization : Kalasalingam Academy of Research and Education. School of Automotive and Mechanical Engineering
keyword: Partitioning.
LCSH: THREE-DIMENSIONAL INTEGRATED CIRCUITS.
; Synthesis using clock tree.
; Through silicon via.
; Routing.
Abstract: The three dimensional integration of electronic circuits (3D-ICs) is one of the most promising approaches to encounter eternally increasing demands of functionality, performance, and power consumption. However, there exist many challenges in the minimization of power dissipation, skew, latency, wirelength, and obstacle avoidance in 3D-ICs. To overcome the discussed problems, an efficient placement aware partitioning and synthesis by clock tree have been proposed in 3D-ICs. In the proposed framework, the first process begins with the partition of netlist into multiple layers using hybrid Chemical Reaction Optimization (CRO) and K-Medoid algorithm and the placement process has been executed using Grid Warping Technique (GWT). Then, the routing process has been performed using the Line Search (LS) algorithm. The clock tree synthesis process gets accomplished with a Density Sorting (DS) algorithm that considers multiple TSVs. Further, the Clock tree topology has been implemented using the algorithm of Merging with Defer and Embedding (DME) and the algorithm of Graph with Neighbor at the Nearest. Consequently, the buffering and the embedding processes have been carried out to measure the total power dissipation and timing parameters. The proposed work minimizes the skew value compared to the other existing methods like GAP, EP, and SEA and it also provides efficient clock tree synthesis with Defer Merging and Embedding (DME) and Nearest Neighbor Graph (NNG) algorithm based methods as well as it reduces the skew optimally. Finally, the performance of the proposed work has been evaluated and proved to be better by considering the following metrics such as wirelength, power, skew, latency, and area.
King Mongkut's University of Technology North Bangkok. Central Library
Address: BANGKOK
Email: library@kmutnb.ac.th
Created: 2020
Modified: 2563-10-19
Issued: 2020-10-19
บทความ/Article
application/pdf
BibliograpyCitation : APPLIED SCIENCE AND ENGINEERING PROGRESS. vol. 13, no. 4 (Oct-Dec. 2020), p. 377-393.
eng
©copyrights King Mongkut's University of Technology North Bangkok
RightsAccess:
ลำดับที่.ชื่อแฟ้มข้อมูล ขนาดแฟ้มข้อมูลจำนวนเข้าถึง วัน-เวลาเข้าถึงล่าสุด
1 aij130410.pdf 1.4 MB1 2022-04-24 12:39:19
ใช้เวลา
0.033798 วินาที

Radeep Krishna Radhakrishnan Nair.
Title Contributor Type
P2CTS-3D IC an efficient placement aware partitioning and clock tree synthesis in 3D-integrated circuits
มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ
Radeep Krishna Radhakrishnan Nair.;Sivakumar Pothiraj.;Rajini Nagarajan.

บทความ/Article
Sivakumar Pothiraj.
Title Contributor Type
P2CTS-3D IC an efficient placement aware partitioning and clock tree synthesis in 3D-integrated circuits
มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ
Radeep Krishna Radhakrishnan Nair.;Sivakumar Pothiraj.;Rajini Nagarajan.

บทความ/Article
Rajini Nagarajan.
Title Contributor Type
P2CTS-3D IC an efficient placement aware partitioning and clock tree synthesis in 3D-integrated circuits
มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ
Radeep Krishna Radhakrishnan Nair.;Sivakumar Pothiraj.;Rajini Nagarajan.

บทความ/Article
Study on the inter-laminar shear strength and contact angle of glass fiber_ABS and glass fiber_carbon fiber-ABS hybrid composites
มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ
Aravind Dhandapani.;Senthilkumar Krishnasamy.;Rajini Nagarajan.;Senthil Muthu Kumar Thiagamani.;Chandrasekar Muthukumar.

บทความ/Article
Copyright 2000 - 2025 ThaiLIS Digital Collection Working Group. All rights reserved.
ThaiLIS is Thailand Library Integrated System
สนับสนุนโดย สำนักงานบริหารเทคโนโลยีสารสนเทศเพื่อพัฒนาการศึกษา
กระทรวงการอุดมศึกษา วิทยาศาสตร์ วิจัยและนวัตกรรม
328 ถ.ศรีอยุธยา แขวง ทุ่งพญาไท เขต ราชเทวี กรุงเทพ 10400 โทร. โทร. 02-232-4000
กำลัง ออน์ไลน์
ภายในเครือข่าย ThaiLIS จำนวน 0
ภายนอกเครือข่าย ThaiLIS จำนวน 5,194
รวม 5,194 คน

More info..
นอก ThaiLIS = 46,431 ครั้ง
มหาวิทยาลัยสังกัดทบวงเดิม = 11 ครั้ง
มหาวิทยาลัยราชภัฏ = 10 ครั้ง
มหาวิทยาลัยเทคโนโลยีราชมงคล = 3 ครั้ง
หน่วยงานอื่น = 1 ครั้ง
รวม 46,456 ครั้ง
Database server :
Version 2.5 Last update 1-06-2018
Power By SUSE PHP MySQL IndexData Mambo Bootstrap
มีปัญหาในการใช้งานติดต่อผ่านระบบ UniNetHelp


Server : 8.199.134
Client : Not ThaiLIS Member
From IP : 216.73.216.212