การออกแบบและสร้างฮาร์ดแวร์ของตัวเข้ารหัส ถอดรหัส สำหรับรหัสเทอร์โบ

Hardware Design and Implementation of Turbo Code CODEC

Name: ฐิติพงษ์ สุขนิตย์

Organization : มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี. คณะวิศวกรรมศาสตร์. สาขาวิชาวิศวกรรมไฟฟ้า

Name: Thitipong Sukkanit

Organization : King Mongkut's University of Technology Thonburi. Faculty of Engineering. Electrical Engineering

keyword: รหัสเทอร์โบ

; Turbo Code

Abstract: รหัสเทอร์โบ ได้รับความนิยมใช้กันอย่างแพร่หลายในการรับส่งข้อมูลระบบดิจิตอล เช่น ใช้ในการเข้ารหัสช่องสัญญาณข้อมูลในระบบ โทรศัพท์เคลื่อนที่ยุคที่ 3 ทำให้การส่งข้อมูลมีประสิทธิภาพสูง และคงทนต่อสัญญาณรบกวนได้ดี แต่การถอดรหัสเทอร์โบมีการคำนวณ ที่มีความซับซ้อนสูง และใช้เวลานาน โครงงานนี้จึงนำเสนอการออกแบบฮาร์ดแวร์สำหรับเข้ารหัสและ ถอดรหัส สำหรับรหัสเทอร์โบ ในส่วนของโครงสร้างการถอดรหัส ซึ่งเป็นส่วนที่มีความซับซ้อนมาก โดยใช้การจัดโครงสร้างแบบขนาน ใช้การคำนวณแบบวงจรคอม ไบเนชั่นของพารามิเตอร์ในอัลกอริทึมที่ใช้ การใช้ค่าที่เก็บไว้ในหน่วยความจำ (รีจิสเตอร์) และ การใช้ความถี่สัญญาณนาฬิกาหลายความถี่ ทำให้มีความเร็วในการถอดรหัสสูงขึ้น ฮาร์ดแวร์ที่ออกแบบถูกอธิบายด้วยภาษาวีเอชดีแอล แล้วทดสอบระบบ ด้วยการจำลองการทำงานบน เครื่องคอมพิวเตอร์ส่วนบุคคล ผลการจำลองการทำงานเมื่อเปรียบเทียบกับโครงสร้างแบบเดิม พบว่า ฮาร์ดแวร์ที่ออกแบบ สามารถถอดรหัส ด้วยความเร็วสูงกว่าฮาร์ดแวร์แบบเดิมถึง 2 เท่า หลังจากนั้นฮาร์ดแวร์ถูกนำไปสร้างลงบนชิปเอฟพีจีเอ ของบริษัทไซลิงค์ เพื่อทดสอบการ ทำงานจริง

Abstract: Turbo Code has been widely used in a modern communication system. Due to its good reliability with low power consumption, Turbo Code was selected to implement in the 3G standard. However, the decoding process is highly complex and time-consuming. This thesis proposes techniques to design and implement a high throughput decoder. The proposed techniques apply the parallelism technique for the add-and-compare unit, the simultaneous computation for the forward and backward path matrices found in the Turbo Code decoding algorithm, and the multiple clock technique. The designed hardware was described with the VHDL and verified by the simulation. The computation time using the proposed design was compared with the previous designs. The results showed that the proposed implementation was about 2 times faster than the previous design using the same type of chip. The verified hardware was implemented into an FPGA chip (the Xilinx Spartan IIE).

มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

Address: กรุงเทพมหานคร

Email: info.lib@mail.kmutt.ac.th

Name: พินิจ กำหอม

Role: อาจารย์ที่ปรึกษา

Name: Pinit Kumhom

Role: Advisor

Created: 2548

Modified: 2553-12-19

Issued: 2552-02-19

วิทยานิพนธ์/Thesis

application/pdf

ISBN: 9741850697

CallNumber: ENE640

tha

DegreeName: วิศวกรรมศาสตรมหาบัณฑิต

Level: ปริญญาโท

Descipline: วิศวกรรมไฟฟ้า

Grantor: มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

©copyrights มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

ลำดับที่.	ชื่อแฟ้มข้อมูล	ขนาดแฟ้มข้อมูล	จำนวนเข้าถึง	วัน-เวลาเข้าถึงล่าสุด
1	ENE640.pdf	2.48 MB	63	2019-07-17 14:49:29
2	ENE640ab.pdf	56.39 KB	18	2018-05-10 21:13:42
3	ENE640abth.txt	1.61 KB	18	2018-05-10 21:13:43
4	ENE640aben.txt	1.68 KB	8	2018-05-10 21:13:44

ใช้เวลา

0.053788 วินาที